PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-045536

(43)Date of publication of application: 18.02.1994

(51)Int.CI.

H01L 27/082 H03F 3/343

(21)Application number : 04-154821

(71)Applicant:

SHARP CORP

(22)Date of filing:

15.06.1992

(72)Inventor:

HANABUSA KOICHI

YOKOGAWA SEIICHI


OKABAYASHI NAONORI

(54) PNP TRANSISTOR CIRCUIT

(57)Abstract:

PURPOSE: To reduce the influence of light on the operation of a PNP transistor of a monolithic integrated circuit constituted so as to contain the PNP transistor.

CONSTITUTION: A first PNP transistor Q1 is connected with a peripheral circuit and functions. Both of the bases of a second and a third PNP transistors Q2, Q3 are connected with the emitter of a fourth PNP transistor Q4. The collector of the second PNP transistor Q2 is connected with the base of the fourth PNP transistor Q4. The collector of the fourth PNP transistor Q4 is connected with the base of the first PNP transistor Q1. The second, the third and the fourth PNP transistors Q2, Q3, and Q4 constitutes a current mirror circuit, and correct the photo current generated in a parasitic photodiode of a PNP transistor.



LEGAL STATUS

[Date of request for examination]

12.01.1996

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

2906387

[Date of registration]

02.04.1999

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

Japanes Publication f r Un xamin d Patent Applicati n No. 45536/1994 (Tokukaihei 6-45536)

A. Relevance of the above-identified Document

This document has relevance to all claims of the present application.

B. <u>Translation of the Relevant Passages of the Document</u> [DETAILED DESCRIPTION OF THE INVENTION]

[0011]

[OPERATION]

Even when the potential at the base terminal of the first PNP transistor changes or when the current amplification ratios of the second, third, fourth PNP transistors decline, an collector current of the fourth PNP transistor is almost constantly flowed into the base terminal of the first PNP transistor, thereby compensating the photocurrents without influenced by the change in the potential at the base terminal of the first PNP transistor and the decline in the current amplification ratios of the second, third, fourth PNP transistors.

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-45536

(43)公開日 平成6年(1994)2月18日

(51)Int.Cl. ⁵	識別記号	庁内整理番号	FI技術表示箇所
	7/082 3/343 A	8124-5 J	
		7210-4M	H01L 27/08 101 B
			金木基士 土基士 建设值の数2(全 6 百)


	(21)出願番号	特願平4-154821		(71)出願人		
	(22)出願日	平成 4年(1992) 6月15日	-		シャープ株式会社 大阪府大阪市阿倍野区長池町22番22号	
				(72)発明者	花房 孝一	
					大阪府大阪市阿倍野区長汽町22番22号	シ
					ャープ株式会社内	
			5	(72)発明者	横川成一	
					大阪府大阪市阿倍野区長池町22番22号	シ
	1.3. 心囊环境外心				ャープ株式会社内	
		医性神经炎 化二氯甲酰乙烷		(72)発明者	岡林 直憲	
					大阪府大阪市阿倍野区長池町22番22号	シ
•			<i>;</i>		ャープ株式会社内	٠,
				(74)代理人		
	ha hayan sax	经收益的 电电子电流				
	Section Live	Linda British British				

(54)【発明の名称】 PNPトランジスタ回路

(57)【要約】

PNPトランジスタを含んで構成されたモノ シリック集積回路のPNPトランジスタの動作に対する 光の影響の低減化を図る。

【構成】 第1のPNPトランジスタ (G1) は周辺回 路に接続されて機能する。第2及び第3のPNPトラン ジスタ (Q_2) , (Q_3) は両ベースと第4のPNPトラ ンジスタ (Q4) のエミッタを接続する。第2のPNP トランジスタ (Q2) のコレクタを第4のPNPトラン ジスタ (Q4) のベースに、第4のPNPトランジスタ (Q₄) のコレクタを第1のPNPトランジスタのベー スに接続する。第2, 第3及び第4のPNPトランジス タはカレントミラー回路を構成し、PNPトランジスタ の寄生フォトダイオードで発生した光電流を補正する。



【特許請求の範囲】

【請求項1】 モノシリック集積回路内に形成され第1 のPNPトランジスタを有するPNPトランジスタ回路 において、第2、第3及び第4のPNPトランジスタを 用いて構成され、前記第2及び第3のPNPトランジス タの両ベース端子と前記第4のエミッタ端子のみを結線 した接続点を有し、前記第2のPNPトラジスタのコレ *

ここで、

S₁:前記第1のPNPトランジスタのベース領域の面

S2:前記第2のPNPトランジスタのベース領域の面

S3:前記第3のPNPトランジスタのベース領域の面

S4: 前記第4のPNPトランジスタのベース領域の面

hfe:前記第2,第3,第4のPNPトランジスタの 電流増幅率。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はPNPトランジスタ回路 に関するものであり、更に詳しくはモノシリック集積回 路内のPNPトランジスタの動作に対する光の影響の低 減化に関する。

[0002]

【従来の技術】図3に従来のバイポーラモノシリック集 積回路におけるPNPトランジスタの光電流補償回路の 等価回路を、図4にその集積回路断面構造を示す。

【0003】図4に示すように集積回路の構造上、N型 エピタキシャル層(22)とP型サブストレート層(2 1) の間には寄生フォトダイオード(104) が存在す るため、図3の等価回路においてPNPトランジスタ (Q101)のベース端子と接地点間にこの寄生フォトダ イオード(104)が接続されることになる。

【0004】図3において特にPNPトランジスタ(Q 101) が光電変換素子と同一チップ内に近接して設けら れた集積回路内に存在する場合は、光を受けて寄生フォ トダイオード (104) に光電流 (IPD104) が発生す る可能性が高くなる。したがって、PNPトランジスタ (Q₁₀₁) のベース電流 (I_{B101}') はベース端子 (B 101) から他の回路へ流れる電流 (IB101) と光電流 (IPD104) の和、すなわち、次式で示す電流値とな

 $I_{B101}' = I_{B101} + I_{PD104}$ このため、PNPトランジスタ (C101) のベース電流 (I_{B101}') が増加し、回路の特性に多大な影響を及ぼ す。

【0005】従来はこの影響を減少させるため、発明者

*クタ端子を前記第4のPNPトランジスタのベース端子 に接続し、前記第4のPNPトランジスタのコレクタ端 子を前記第1のPNPトランジスタのベース端子に結線 したカレントミラー回路を設けたことを特徴とするPN Pトランジスタ回路。

【請求項2】 次の条件式を満足することを特徴とする 第1請求項に記載のPNPトランジスタ回路。

 $S_1 = S_4 - (S_2 + S_3) \times \{ (2/h f e) (1+1/h f e) + 1 \}$

ようにPNPトランジスタ(C_{102}), (Q_{103}) による カレントミラー回路を付加することにより、寄生フォト ダイオード (104) の光電流 (IPD104) を補正する 電流 (I_{C103}) をPNPトランジスタ (C₁₀₁) のベー ス端子に流し込み、表面から侵入する光による光電流 (IPD104)を補正する回路を提案した。

[0006]

【発明が解決しようとする課題】しかし上記回路では、 図3に示すようにPNPトランジスタ (C₁₀₁) のべー ス端子(B₁₀₁)の電位が周辺回路の影響等のために変 化した場合、PNPトランジスタ (C103) のコレクタ ーエミッタ間電圧(VCE0103)が変化し、アーリー効果 により PNP トランジスタ (C₁₀₃) のコレクタ電流 (IC103) が変化する。そのため光電流 (IPD104) に 対する補正がずれ、高精度の光電流補正ができなくな

【0007】又、PNPトランジスタの電流増幅率 h f eはNPNトランジスタのそれよりも低く一般的には2 0~60程度となり、電流増幅率hfeが低下するとカ レントミラーのミラー係数が1より小さくなり、アーリ 一効果による PNPトランジスタ (G₁₀₃) のコレクタ

電流 (I_{C103}) が変化し、光電流 (I_{PD104}) に対する 補正がずれ、やはり高精度の光電流補正ができず所期の 目的を達成し得なくなる。

【0008】本発明はこのような問題を解決し、PNP トランジスタ (Q₁₀₁) のベース端子 (B₁₀₁) が電位変 化する場合、あるいはカレントミラーを構成するPNP トランジスタ (Q₁₀₂), (Q₁₀₃) の電流増幅率h f e が低下するような場合であっても、光が完全に遮断され たとほぼ同等の動作を行うことができるPNPトランジ スタ回路を提供することを目的とする。

[0009]

【課題を解決するための手段】上記目的を達成するため 請求項1に記載のPNPトランジスタ回路では、モノシ リック集積回路内に形成され第1のPNPトランジスタ を有するPNPトランジスタ回路において、第2,第3 及び第4のPNPトランジスタを用いて構成され、前記 第2, 第3のPNPトランジスタの両ベース端子と前記 第4のエミッタ端子のみを結線した接続点を有し、前記 第2のPNPトランジスタのコレクタ端子を前記第4の PNPトランジスタのベース端子に接続し、前記第4の

トランジスタのベース端子に結線したカレントミラー回 路を設けている。

【0010】そして請求項2に記載のPNPトランジス *

S₁:前記第1のPNPトランジスタのベース領域の面

S2:前記第2のPNPトランジスタのベース領域の面

S3: 前記第3のPNPトランジスタのベース領域の面

S4:前記第4のPNPトランジスタのベース領域の面

hfe:前記第2,第3,第4のPNPトランジスタの 電流増幅率である。

[0011]

【作用】請求項1に記載のPNPトランジスタ回路によ ると、第4のPNPトランジスタの寄生フォトダイオー ドで発生した光電流と第2、3のPNPトランジスタの 寄生フォトダイオードで発生した光電流の差に応じた電 流が、カレントミラー効果を利用して第4のPNPトラ ンジスタのコレクタ電流として取り出され、第1のPN Pトランジスタのベース端子に流し込まれる。これによ りPNPトランジスタの寄生フォトダイオードで発生し た光電流に起因するベース電流の変化分が補償され、第 1のPNPトランジスタの動作に対する光の影響が低減 される。そして、第1のPNPトランジスタのベース端 子の電位変化あるいは第2、第3、第4のPNPトラン ジスタの電流増幅率低下が起こった場合においても、ほ ぼ一定の第4のPNPトランジスタのコレクタ電流が第 1のPNPトランジスタのベース端子に流し込まれ、第 1のPNPトランジスタのベース端子の電位変化及び第 2, 第3, 第4のPNPトランジスタの電流増幅率の低 下に影響を受けず、光電流の補正ができる。

【0012】請求項2に記載のPNPトランジスタ回路 によると、前記第1請求項に記載のPNPトランジスタ 回路において、第4のPNPトランジスタのコレクタか ら第1のPNPトランジスタのベース端子に流し込まれ る電流と、第1のPNPトランジスタの寄生フォトダイ オードで発生した光電流とがほぼ等しくなり、第1のP NPトランジスタのベース電流の変化分に対する補償が 高精度に行われる。

[0013]

【実施例】以下、本発明のPNPトランジスタ回路の一 実施例について、図1及び図2を参照しつつ説明する。 図1は本実施例の等価回路を示しており、図2は本実施 例の集積回路断面構造を示している。

【0014】図1においてPNPトランジスタ回路はP

* 夕回路では、前記請求項2に記載のPNPトランジスタ 回路において、次の条件式を満足するように構成してい

 $S_1 = S_4 - (S_2 + S_3) \times \{ (2/h f e) (1+1/h f e) + 1 \}$

(E₁), (C₁), (B₁) は周辺回路に接続されてP NPトランジスタとしての機能を周辺回路に提供してい る。また、トランジスタ (C₁) のベース端子 (B₁) は トランジスタ (Q4) のコレクタ端子にも結線されてい る。他方、PNPトランジスタ (C2), (Q3) 及び

(Q4) はトランジスタ (Q1) の動作に対する光の影響 を低減するための回路を構成し、更にトランジスタ(Q 1) のベース端子(B₁) の電位変化やPNPトランジス タ(Q2), (Q3), (Q4)のhfeのバラツキに対 しても、一定の電流をトランジスタ(CI)のベース端 子(B₁)に供給することができる。

【0015】すなわち、PNPトランジスタ (Q), (Q_3) 及び (Q_4) はPNPトランジスタ (C_2) ,

(Q3) のベース端子とトランジスタ (C3) のコレクタ 端子とトランジスタ(Q4)のエミッタ端子を結線する と共に、トランジスタ (Q2) のコレクタ端子とトラン ジスタ(Q4)のベース端子を結線している。そして、 トランジスタ (Q_2) , (Q_3) のエミッタ端子は電源 (VCC) にそれぞれ接続し、カレントミラー回路を構成

【0016】また、トランジスタ(C4)のコレクタ端 子を前述したようにトランジスタ(Gi)のベース端子 (B₁) に結線している。

【0017】ここで、図1に示すように接続点(a)は トランジスタ (Q2) のコレクタ端子とトランジスタ (Q4) のベース端子のみを結線した接続点であり、他 には結線されていない。

【0018】上記のPNPトランジスタ回路をモノシリ ック集積回路内で実現するために図2に示すようにN型 エピタキシャル層 (22) がP型サブストレート層 (2 1) に形成される。図2の断面図は理解を容易にするた めエミッタ及びコレクタは省略している。形成された各 N型エピタキシャル層 (22) はそれぞれトランジスタ (Q₁), (Q₂), (Q₃), (Q₄)のベースに対応す るが、N型エピタキシャル層(22)とP型サブストレ ート層(21)の間には寄生フォトダイオード(5), (6), (7), (8) が存在する。このため、図1の 等価回路においてトランジスタ(C_1), (Q_2) , (Q_2) 3), (Q4)の各ベース端子と接地点間に逆バイアスさ れた寄生フォトダイオード(5),(6),(7), (8) がそれぞれ接続されることになる。

【0019】したがって、集積回路チップ(20)内に 光が侵入することにより、トランジスタ (G) のベー ス端子(B₁)に接続された寄生フォトダイオード (5) で半電流 (Inne) が発生し、この光電流

```
する。また、トランジスタ(Q_2), Q_3), Q_4)についても同様に、ベース端子に接続された寄生フォトダイオード(Q_3), Q_4)の光電流(Q_4)の光電流(Q_4)のそれぞれ発生する。 Q_40のベース電流をそれぞれ(Q_41)のベース電流をそれぞれ(Q_42), Q_43), Q_44)の電流増幅率をQ_46)の電流増幅率をQ_47)の電流増幅率をQ_47)の電流増配率をQ_47)の電流増配率をQ_47)の電流増配率をQ_47)の電流増配率をQ_47)の電流増配率をQ_47)の電流増配率をQ_47)の電流増配率をQ_47)の電流増配率をQ_47)の電流増配率をQ_47)の電流増配率をQ_47)の電流増配率をQ_47)の電流増配率をQ_47)の電流増配率をQ_47)の電流増配率をQ_47)の電流増配率をQ_47)の電流増配率をQ_47)の電流増配率をQ_47)の電流増配率をQ_47)の電流増配率をQ_47)の電流増配率をQ_47)の電流増配率をQ_47)の電流増配率をQ_47)の電流増配率をQ_47)の電流増配率をQ_47)の電流増配率をQ_47)の電流増配率をQ_47)の電流増配率をQ_47)の電流増配率をQ_47)の電流増配率をQ_47)の電流増配率をQ_47)の電流増配率をQ_47)の電流増配率をQ_47)の電流増配率をQ_47)の電流増配率をQ_47)の電流増配率をQ_47)の電流増配率をQ_47)の電流増配率をQ_47)の電流増配率をQ_47)の電流増配率をQ_47)の電流増配率をQ_47)の電流増配率をQ_47)の電流増配率をQ_47)の電流増配率をQ_47)の電流増加率をQ_47)の電流増加率をQ_47)の電流増加率をQ_47)の電流増加率をQ_47)の電流増加率をQ_47)の電流増加率をQ_47)の電流増加率をQ_47)の電流増加率をQ_47)の電流増加率をQ_47)の電流増加率をQ_47)の電流増加率をQ_47)の電流増加率をQ_47)の電流増加率をQ_47)の電流増加率をQ_47)の電流模型をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流をQ_47)の電流
```

*
$$I_{PD8} = I_{C2} + I_{B4} \cdot \cdot \cdot \cdot (1)$$
 $I_{E4} = I_{B2} + I_{B3} + I_{C3} - I_{PD6} - I_{PD7} \cdot \cdot \cdot \cdot (2)$
 $I_{C2} = I_{C3} \cdot \cdot \cdot \cdot (3)$
 $I_{B2} = I_{B3} \cdot \cdot \cdot \cdot (4)$
 $I_{C2} = h \text{ f e } I_{B2} \cdot \cdot \cdot \cdot (5)$
 $I_{E4} = I_{C4} + I_{B4} \cdot \cdot \cdot \cdot (6)$
 $(3), (4), (5)$ 武より
 $I_{B2} = I_{B3} = I_{C2} / h \text{ f e } = I_{C3} / h \text{ f e } \cdot \cdot \cdot \cdot (7)$
 (7) 式を (2) 式に代入する

$$I_{E4} = I_{B2} + I_{B3} + I_{C3} - I_{PD6} - I_{PD7} = I_{C2} + 2 \quad (I_{C2}/h \text{ f e}) - I_{PD6} - I_{PD7} = I_{C2} \quad (1 + (2/h \text{ f e})) - I_{PD6} - I_{PD7}$$

$$I_{C2} = (I_{E4} + I_{PD6} + I_{PD7}) / (1 + 2/h \text{ f e}) \cdot \cdot \cdot \quad (8)$$

(6), (8) 式を(1) 式に代入すると光電流(I ※ ※PD8) は次式のようになる。

$$I_{PD8} = I_{C2} + I_{B4} = \{ (I_{E4} + I_{PD6} + I_{PD7}) / (1 + (2/h_{fe})) \} + I_{B4} = \{ (I_{C4} + I_{B4} + I_{PD6} + I_{PD7}) / (1 + (2/h_{fe})) \} + I_{B4} = \{ (2 (1 + (1/h_{fe})) | I_{B4} + I_{C4} + I_{PD6} + I_{PD7}) / (1 + (2/h_{fe})) \}$$

ここで、IB4=IC4/hfeを代入する

$$I_{PD8} = \{2 (1+1/h f e)^{20} (I_{C4}/h f e) + I_{C4} + I_{PD6} + I_{PD7} \} / (1+2/h f e) = \{ ((2/h f e) (1+2/h f e) + 1) + \tilde{c}_{4} + I_{PD6} + I_{PD7} \} / (1+2/h f e) \cdot \cdot \cdot (9)$$

これよりコレクタ電流 (Ic4) は次式で表わされる。

$$I_{C4} = \{I_{PD8} (1+2/h f e) - I_{PD6} - I_{PD7}\} / \{(2/h f e) (1+2/h r e) + 1\} \cdot \cdot \cdot (10)$$

(但し、IPD8>IPD6+IPD7)

【0021】この電流(I_{C4})はトランジスタ(Q_1)のベース端子(B_1)に流し込まれる。よって、トランジスタ(Q_1)のベース端子(B_1)から周辺回路に流れる電流を(I_B)とすると、次式の関係になる。

 $I_{B'} = I_{B} + I_{PD5} - I_{C4} \cdot \cdot \cdot \cdot (11)$

【0022】この式からわかるように、光の侵入によるトランジスタ (Q_1) のベース電流 $(I_{B'})$ の変化分 (I_{PD5}) を (10) 式の電流 (I_{C4}) によって補償 し、トランジスタ (Q_1) の動作に対する光の影響を低減することができる。特に、電流 (I_{C4}) が電流 (I_{PD5}) に等しくなるようにすれば、 $I_{B'}=I_{B}$ となり、光の侵入による影響を解消することができる。そのためには以下のようにすればよい。

★流はそのフォトダイオードの接合部分の面積に比例する。本実施例の場合、同一の光に対して寄生フォトダイオード(5),(6),(7),(8)で発生する光電流は、図2に示すN型エピタキシャル層(22)とP型サブストレート層(21)とのそれぞれの接合面積に比例する。したがって、寄生フォトダイオード(5)の接合面積(トランジスタ(Q1)のベース領域の面積)(S1)と寄生フォトダイオード(6)の接合面積(トランジスタ(Q2)のベース領域の面積)(S2)、寄生フォトダイオード(7)の接合面積(トランジスタ(Q3)のベース領域の面積)(S3)及び寄生フォトダイオード(8)の接合面積(トランジスタ(G3)ンベース領域の面積)(S4)との間で、次の条件式を満足するように設計し、かつトランジスタ(G1),(Q2),

【0023】一般に、フォトダイオードで発生する光電 ★40

$$S_1 = S_4 - (S_2 + S_3) \{ (2/h f e) (1+1/h f e) + 1 \} \cdot \cdot (12)$$

上記関係のとき、 IC4= I PD5となる。

【0024】したがって、(11)式より次の関係が得られる。

 $I_B' = I_B \cdot \cdot \cdot (13)$

【0025】以上のように設定すると、(13)式よりトランジスタ (Q_I) のベース電流 (I_B))は光の侵入によって寄生フォトダイオード (5) で発生する光電流

ス端子 (B_1) から周辺回路へ流れる電流 (I_B) にほぼ等しくなる。

 (Q_3) , (Q_4) を近接して配置すればよい。

【0026】そして本回路ではトランジスタ (G_1) のベース端子 (B_1) の電位が変化した場合でも、図1のトランジスタ (Q_4) によりトランジスタ (Q_3) のコレクターエミッタ間電圧 (V_{CEQ3}) の変化はほとんどなく、トランジスタ (Q_4) のコレクタ電圧とは無関係に

(Q₃), (Q₄) の電流増幅率h f e が十分に大きい場 合) をトランジスタ (Q₁) のベース端子に流し込むこ とができる。

となり、IC4に対する電流増幅率hfeの影響を低減す ることができる。

[0028]

【発明の効果】以上説明した通り、請求項1に記載のP NPトランジスタ回路によれば、外部から侵入してくる 光によるPNPトランジスタの動作への影響を低減する ことができ、第1のPNPトランジスタのベース端子電 位変化あるいは第1のPNPトランジスタのベース端子 に流し込む電流を形成する第2,第3,第4のトランジ スタの電流増幅率の低下が起きた場合でも、光電流に起 因するベース電流の変化分を補償することができる。

【0029】そして、請求項2に記載のPNPトランジ スタ回路によれば、寄生フォトダイオードで発生した光 電流に起因するベース電流の変化分を高精度に補償する ことができるため、光が完全に遮断された状態とほぼ同 じ状態でPNPトランジスタを動作させることができ る。また、第1のPNPトランジスタのベース端子電位 変化及び第1のPNPトランジスタのベース端子に流し 込む電流を形成する第2,第3,第4のトランジスタの 電流増幅率の低下が起きた場合でも、光電流に起因する ベース電流の変化分を髙精度に補償することができる。

* $\{0027\}$ また、トランジスタ(G_2), $\{Q_3\}$, (Q4) の電流増幅率hfeがたとえば20と低くなっ た場合においても、(10)式より

 $I_{C4}=0.995I_{PD8}-\{(I_{PD6}-I_{PD7})/1.105\}$

【0030】したがって、本発明のPNPトランジスタ 回路は外部から侵入してくる光を遮断することができな い素子の内部で微少電流を扱っている回路や寄生フォト ダイオードによる光電流の影響が無視できない素子に対 して極めて有効である。

【図面の簡単な説明】

【図1】 本発明のPNPトランジスタ回路の一実施例 の等価回路を示す図。

【図2】 前記実施例の集積回路断面構造を示す図。


従来の光電流補償を行ったPNPトランジス [図3] タ回路の等価回路を示す図。

【図4】 従来の光電流補償を行ったPNPトランジス タ回路の集積回路断面構造を示す図。


【符号の説明】

- (5)、(6)、(7)、(8) 寄生フォトダイオー K
- 第1のPNPトランジスタ (\mathbf{Q}_1)
- (Q_2) 第2のPNPトランジスタ
- (Q3) 第3のPNPトランジスタ
- (Q₄) 第4のPNPトランジスタ
- カレントミラー回路内の接続点


【図1】



【図2】



【図3】



【図4】

